گزارش آزمایش ۴: توصیف رفتاری

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطمه ابراهیمی ۴۰۱۱۱۰۹۳۱

۱.۴ مقدمه و اهداف

هدف آزمایش، طراحی رفتاری یک پشته با عمق ۸ و پهنای داده‌ی ۴ بیت در Verilog است. پشته باید فرمان‌های Push و Pop، بازنشانی، داده‌ی ورودی و خروجی و پرچم‌های Full و Empty را پشتیبانی کند.

۲.۴ طراحی و کد Verilog

این بخش پس از انجام آزمایش تکمیل می‌شود.

۳.۴ تست‌بنچ و شبیه‌سازی

این بخش پس از انجام آزمایش تکمیل می‌شود.

۴.۴ سنتز و پیاده‌سازی روی برد

این بخش پس از انجام آزمایش تکمیل می‌شود.

۵.۴ نتایج

این بخش پس از انجام آزمایش تکمیل می‌شود.

نتیجه‌گیری

این بخش پس از انجام آزمایش تکمیل می‌شود.

منابع

۱. دستور کار آزمایشگاه سیستم‌های طراحی دیجیتال، آزمایش چهارم.

۲. Palnitkar, S. Verilog HDL: A Guide to Digital Design and Synthesis.